运放电源去耦旁路措施电路图
出处：tubie 发布于：2009-05-01 00:00:00 | 1962 次阅读
每个集成运放的引线，一般都应采用去耦旁路措施，即从电源引线端到地跨接一个高性能的电容，如图所示。图中的高频旁路电容，通常可选用高频性能优良的，其值约为0.1μF。或采用lμF的钽电容。这些电容的内值都较小。在运放的高速应用时，旁路电容C1和C2应接到集成运放的电源引脚上，引线尽量短，这样可以形成低电感接地回路。当所使用的的增益带宽乘积大于10MHz时，应采用更严格的高频旁路措施，此时应选用射频旁路电容，如0.1μF圆片陶瓷电在，同时每个印刷板或每4～5个集成芯片再增加一对(C1和C2)钽电容。对于通用集成芯片，对旁路的要求不高，但也不能忽视，通常每4～5个器件加一套旁路电容。不论所用器件有多少，每个印刷板都要至少加一套旁路电容。
0次
上一篇：运放输入补偿电容电路图
下一篇：运放电源过压保护电路图
版权与免责声明
凡本网注明“出处：维库电子市场网”的所有作品，版权均属于维库电子市场网，转载请必须注明维库电子市场网，//fzqkw.cn，违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。
如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。
广告
热门电路图
最新电路图
