用 Multisim 7 分析时序逻辑电路
出处：维库电子市场网 发布于：2024-02-20 15:34:00 | 1007 次阅读
QD进位QD输出QDQD易历史EPVαCETR计数LDCLK输入图6.6.1 例6.6.1 的时序逻辑电路解: 在 Multisim 7 中选用TTL 器件库中的74LS160、反相器7404 以及与非门7420 构成图6.6.1 中的电路,并接入XFG1 和逻辑 XLA1,如图6.6.2所示①。图6.6.2中的QA,QB,Qc,Q0与图6.6.1中的、Q,Q、Q,Q对应。
利用 Multisim 7 中的对计数器的时钟波形和输出波形进行观测，得图6.6.3 所示的波形图。分析波形图可见，每5个时钟周期输出波形就重复一遍，在7420的输出端产生一个输出进位脉冲。因此，这是一个五进制计数器。
从逻辑分析仪给出的、Qv,Qc,Q5、Q4的波形图，还可以画出电路的状态转换图,如图6.6.4所示。
图6.6.1 中的计数器采用了同步预置数的工作方式，当计数器处于QvQcDBQA=0100时,用 7404 和 7420 译出LD′=0的信号，将DDDD=0000 的信号预置入计数器，作为计数循环的初始状态。由此分析可得，该计数器是五进制计数器。因此，用Multisim 7 得到的仿真结果与理论分析结果完全吻合。
上一篇：基本 LC 振荡器储能电路
下一篇：MOS管的基本开关电路
版权与免责声明
凡本网注明“出处：维库电子市场网”的所有作品，版权均属于维库电子市场网，转载请必须注明维库电子市场网，//fzqkw.cn，违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。
如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。
