光纤数据传输板中ROCKET IO设计
...6M/64bit的PCI总线标准。该芯片带有PCI core可以在PCI总线端实现master和slave两种模式,而芯片的localbus部分是可编程的,可以实现与FPGA的无缝连接,本设计中local bus部分采用80MHz的时钟。QL5064中的数据发送和接收FIFO可以对数据进行缓冲,从而匹配两端的速率。 本系统的核心为Xilinx公司的Virtex II pro系列 FPGAXC2VP20。对FPGA型号的选择主要基于对user IO数量和RocketIO数目的...