三态输出的 CMOS门电路
出处:维库电子市场网 发布于:2024-03-01 15:31:30 | 729 次阅读
三态输出门电路的输出除了有高、低电平这两个状态以外,还有第三个状态——高阻态。图3.3.40(a)是三态输出反相器的电路结构图。因为这种电路结构总是接在的输出端,所以也将这种电路称为输出(OutputBuffer)。

图3.3.40(b)是三态输出反相器的逻辑符号。反相器符号内的三角形记号表示三态输出结构,EN′输入端处的小圆圈表示EN′为低电平有效信号,即只有在EN′为低电平时,电路方处于正常工作状态。如果EN′为高电平有效,则没有这个小圆圈。这种三态输出结构有时也用于其他逻辑功能C集成电路的输出端。 在一些比较复杂的数字系统(例如微型计算机)当中,为了减少各个单元之间的连线数目,希望能用同一条分时传递若干个门电路的输出信号。这时可采用图3.3.41 所示的连接方式。图中的、G1、G2,.G,均为三态输出反相器,只要工作过程中控制各个反相器的 EN 端轮流等于1,而且任何时候仅有一个等于1,就可以轮流地把各个反相器的输出信号送到公共的传输线——上,而互不干扰。这种连接方式称为总线结构。

版权与免责声明
凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,//fzqkw.cn,违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。
如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。











